github.com/ssofiaavila

OC: grupo 1/Aula 1

decimal - B - H = todos son sist posicionales

Computadora → ejecutar programas. Almacenados en memoria en binario → Es lo + fácil de

4 tipos de datos → Nº enteros sin/con signo - Reales con signo - Decimales identificar

3/7 → Tarea práctica 5 codificados (en binario (BCD)) - caracteres

14/7 → Evalúax tp. ↳ Sin signo, módulo y signo, C a 1 (complemento a la base reducida) -

5/8 → Evalúax teoría (parcial) C a 2 (complemento a la base) - exceso

4/8 → Recuperatorio tp.

18/8 → Recuperatorio Binarios → Nº enteros sin signo: de 0 a + Rango de 0 a $2^n - 1$

Ejemplo n = 8 bits 0 00000000

128 10000000

255 11111111

Teorema Fundamental de la Numeración $N° = \sum_{i=m}^{n} (dígito)_i \times (base)^i$

$x_4 \times B^4 + x_3 \times B^3 + x_2 \times B^2 + x_1 \times B^1 + x_0 \times B^0 + x_{-1} B^{-1} + \dots$

Ejemplo: base 10

3574: $3000 + 500 + 70 + 4$

$3 \times 10^3 + 5 \times 10^2 + 7 \times 10^1 + 4 \times 10^0$

3 unidades de mil + 5 centenas + 7 decenas + 4 u.

3,1416: $3 \times 10^0 + 1 \times 10^{-1} + 4 \times 10^{-2} + 1 \times 10^{-3} + 6 \times 10^{-4}$

3 u. + 1 décimo + 4 centésimos + 1 milésima + 6 diezmilésimos

Números en punto fijo: se considera q' todos los números a representar tienen exactamente la misma cant. de dígitos y la coma está ubicada en el mismo lugar

Ej. balanza

Rango: de dónde hasta dónde puede abarcar c/los dígitos q' cuenta

Resolución: dif of 2 nº consecutivos.

Ej: 0,00 a 9,99. Resolución: 0,01 9,99 - 9,98 = 0,01

NOTA

Scanned with CamScanner

github.com/ssofiaavila

Operaciones aritméticas → Realizadas x la ALU

- Suma en binario: hay acarreos e/ posiciones Ej: $1_{10}+1_{10}=10$ (1 y me llevo 1)
- Resta: 0-0=0 1-0=1 1-1=0 0-1=el de la izquierda me presto 2.

Bits de condix (Banderas) Bits q el procesador establece acorde al rdo de cada op realizada.

- Permite tomar decisiones como: hacer o no una transferencia de control determinar retorx e/ nº. Saltos condicionales. nos llevo a una parte del codigo sgte.

Z: vale 1 si el rdo de la operax son todos 0

C (carry): en la suma vale 1 si hay acarreo en el bit + significativo.
en la resta vale 1 si hay "borrow" hacia el bit + significativo
minuendo < al sustraendo

Ej: $1001 + 0010 = 1001\,1$ (4 bits) — Flag acarreo

$1001 - 1100 = 1101$ (1) — Flag carry

Sistema hexadecimal$_{16}$: Base 16

Dígitos: {0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F}

Ej: $2CA,8_{16} = 2\times16^2 + C\times16^1 + A\times16^0 + 8\times16^{-1}$
$= 512 + 192 + 10 + 0,6$
$= 714,5_{10}$

$2^4 = 16 \Rightarrow$ 4 bits.

Si me falta, agrego 0 en los grupos de 4

$_{10}$	$_2$	$_{16}$
0	0000	0
1	0001	1
2	0010	2
3	0011	3
4	0100	4
5	0101	5
6	0110	6
7	0111	7
8	1000	8
9	1001	9
A	1010	10
B	1011	11
C	1100	12
D	1101	13
E	1110	14
F	1111	15

p. 45

$451,75_{10}$ — $451 - 256 = 195$ — $111000011,11$

BCD: F/S periféricos: los nº se codifican usando un byte por dígito. Se dice q' el nº esta desempaquetado

Decimal codificado en binario — En calculo, se reservan 4 bits x dígito. Se dice q el nº esta empaquetado (doble q lo anterior)

Sin signo p/ emisor y receptor c/ <> relog.

Los 4 1º 1 diferencian al dígito

Ejemplo: 834: 11111000 11110011 11110100

= F8 F3 F4

Con signo: +834 = 11111000 11110011 11000100

F8 F3 C4

C = signo +

D = signo −

Los 4 bits q' acompañan al último dígito son reemplazados x el signo

−834 = 11111000 11110011 11010100

F8 F3 D4

Empaquetado c/ signo:

+834 = 10000011 01001100 83 4C

−31 = 00000011 01001101 03 4D

Suma en BCD

$$\begin{array}{rr} 41 & 0100\ 0001 \\ +\ 22 & 0010\ 0010 \\ \hline 63 & 0110\ 0011 \end{array}$$

$$\begin{array}{rr} 15 & 0001\ 0101 \\ +\ 27 & 0010\ 0111 \\ \hline 42 & 0011\ 1100 \\ & 0110 \rightarrow +6 \\ \hline & 0100\ 0010 \end{array}$$


Scanned with CamScanner

github.com/ssofiaavila

Nivel de lógica digital


- Un circuito digital es en el q' están presentes dos valores lógicos.
- Compuertas son dispositivos electrónicos q' pueden realizar <> funciones c/ estos 2 valores lógicos
- Compuertas básicas: AND, OR, NOT, NAND, NOR, XOR

Compuertas símbolo y descripx funcional




NOT

A	X
0	1
1	0



NAND

A	B	X
0	0	1
0	1	1
1	0	1
1	1	0



NOR

A	B	X
0	0	1
0	1	0
1	0	0
1	1	0



AND

A	B	X
0	0	0
0	1	0
1	0	0
1	1	1



OR

A	B	X
0	0	0
0	1	1
1	0	1
1	1	1

XOR

2 entradas = slda 0

" <> slda 1

XNOR

= slda 1

<> slda 0




Algebra de Boole: leyes matemáticas q' gobiernan el comportamiento de las operaciones e/ bits y describen circuitos

De Morgan: $\overline{A.B} = \overline{A} + \overline{B}$ / $\overline{A+B} = \overline{A}.\overline{B}$


- $\overline{\overline{A}} = A$

Identidad:	$1.A = A$ / $0+A = A$
Nula	$0.A = 0$ / $1+A = 1$
Idempotencia	$A.A = A$ / $A+A = A$
Inversa	$A.\overline{A} = 0$ / $A+\overline{A} = 1$
Conmutativa	$A.B = B.A$ / $A+B = B+A$
Asociativa	$(AB).C = A(BC)$ / $(A+B)+C = A+(B+C)$
Distributiva	$A+B.C = (A+B).(A+C)$ / $A.(B+C) = AB+AC$
Absorción	$A.(A+B) = A$ / $A+A.B = A$.

Ejemplo: • construir un NOT c/ NAND $F = \overline{AB} = \overline{A.A} = \overline{A}$ (idempotencia)



• Construir OR con NAND $F = A+B = \overline{\overline{A+B}} = \overline{\overline{A}}.\overline{\overline{B}}$ → mantengo "igualdad" y uso ley De Morgan



- Escribir la tabla de verdad p/ la fx
- Dibujar una AND p/ cada término q' tiene 1 en la columna de slda.
- Invertir E necesarios
- Unir todas las AND a una OR

Scanned with CamScanner

github.com/ssofiaavila

Recordatorios

- En una AND, basta q una de sus variables de E sea 0 pl q la fx = 0
- En una OR
-
-

Practica (1)

1- Representar en el sist. BSS a 8 bits

1 0000 0001 — 35: 0010 0011 — No puede representar -255, 256, -1, -8, 127: 0111 1111 — 100: 0110 0100 — -127, -128, -199, -256, -100, 0.5, 1.25
128: 1000 0000 — xq excede los 8 bits o es negativo y no tiene
137: 1000 1001 — o de ... BSS No Puede

2- Interpretar cadenas de 8 bits en BSS

0000 0000 = 0 — 1000 0000: 128 — 1111 1111: 255 — 0111 1111: 127
1111 1101: 253 — 1111 1110: 254 — 1010 1010: 170 — 0110 0110: 102

3- 1111 1111: 1111. 63, 9375 — Rango: Resolución: 0,0625

5- Interpretar con el pto 3

0 0000,0000 = 0,00 — 1 ... — 21,3125 — 03.875

6- 0

BCS. Col. Ca2: nº +

- Técnica de complementación: • Complemento de N de a: N-A
  • Complemento a N de (N-A): N-(N-A)=A

Clase (2) → Números c/ signo →

- Representar en BCS. Módulo y signo.
  - Con n bits, 1 bit representa el signo y n-1 bits, la magnitud
  - El bit extremo izquierdo representa solo el signo.
  - Los bits 0 a n-2 la magnitud
  - Ej: 10.10 = +2, 1010 = -2 — signo | magnitud (n-1 | n-2 ... 0)
  - 0: positivo 1: negativo
  - Rango $-(2^{n-1}-1) \rightarrow +(2^{n-1}-2)$
  - Doble representación del 0 → 1000 y 0000

- Complemento a 1 de $m = 2^{n-1} - m$
- Complemento a 2 de $m = 2^n - m$

- Representación en Ca1:
  - 0: + 1: -
  - No se puede desglosar como en BCS (n-1 primeros 0)
  - El Ca1 de un nº en base 2 se obtiene invirtiendo todos los bits
  - Rango $-(2^{n-1}-1)$ a $+(2^{n-1}-1)$

Ej: +32: 0010 0000
-32: 1101 1111
+7: 0000 0111
-7: 1111 1000
n: 8 bits

$N^{\circ} -$ { 1111 1111 = -0 ; 1000 0000 = $-(2^{n-1}-1) = -127$ }
$N^{\circ} +$ { 0111 1111 = $+(2^{n-1}-1) = +127$; 0000 0000 = +0 }

- Dada una cadena de bits ¿Qué nº decimal representa si la interpretamos en Ca1?

+: 0110 0000 = $1 \times 2^6 + 1 \times 2^5 = 64 + 32 = 96$
-, Puede haber 2 casos:
1º Ca1 del nº y obtengo el +: 1110 0000 = -31
0001 1111 = +31

Scanned with CamScanner

github.com/ssofiaavila

2° El peso que tiene el 1° dígito es $-(2^{n-1})$ y el resto +.
1110 0000 $-1\times(2^3)+1\times2^6+1\times2^5 = -128+64+32 = -31$

- Representar en Ca2:
  - Se escribe el nº + hasta encontrar el 1º 1, y luego se invierte
  - Definir del complemento
  - Lo suma se efectúa + q + los nº
  - Ca2: $b^n - N^o$ tienen 1 signo. Si el resto es + ...
  - Rango: $-(2^{n-1})$ a $+(2^{n-1}-1)$ → Asimétrico pq tiene un solo 0
  - Hay un solo 0.
  - Negativo a Ca2: ...
  - Ej: +32: 0010 0000
  - Al sumar 2 nº en Ca2
  - 1101 1111 → Ca2
  - Inf. incluye en la operación
  - 1 → suma 1 al bit del signo. El
  - 1110 0000 ocurre produciendo + el bit de signo se desprecia
  - 0111 0101
  - 1101 1110
  - 1 1101 0011

Ca2 Ca2+1

n=5
$-10: 2^5 - N^o$
100000 - 00010 = Ca2
11110

- Regla de desbordamiento: Si se suman 2 nº el mismo signo, solo se produce S. si el signo del ...
- ¿Qué nº decimal representa si la interpretamos en Ca2?
  1º 0110 0000: $1\cdot0^3\,2^5+1\times2^5 = 64+32 = 96$ → Si es +

2° Ca2 del nº y obtengo el +: 1110 0000 = -32 → si es −
0010 0000 = +32

- Sustrac.: Para restar B de A, efectuar el complemento a 2 de B y sumarlo a A.

3° El peso que tiene el 1° dígito ahora es $-(2^{n-1})$ y el resto de los dígitos +.
1110 0000: $-1(2^7)+1(2^6)+1\,2^5 = -128+64+32 = -32$

- Resta se obtiene el Ca2 del sustraendo y se le suma el minuendo

- Técnica de exceso:
  - La representación de un nº A es la q: corresponde a la suma del mismo y un valor E
  - Exceso E de A: A+E
  - Dado el valor, el nº representado se obtiene restando el valor del exceso
  - Única representación: A = (Exceso de E de A) − E
  - Rango: $-(2^{n-1})$ a $+(2^{n-1}-1)$

Ej: 10 en Ca2: 128+10 = 138 = exceso del 0 de Ca2

n=4
Ej: 28 en Ca2: 28−16 = 12

- Si empezo con 0 = − y con 1 = +
- Si un nº en exceso empieza c/0 es −
- Se corre lo resto y p/ saber su valor se realiza (X/2 − 0)

ante de un dato no usar, sgr carta
- Capac. de representación: nº q: se pueden representar

Banderas aritméticas: N: s. el bit + significativo 0. + 1.N.
V: Overflow - condición fuera de rango
- En Ca2 representa q: el dato es entero

Clase 3 – Representación de nº en Pto Flotante – Parte

Surgen de la necesidad de representar nº fuera de rango de representación > de q: nos permite el pto fijo

- Todos los nº a representar tienen la = cant. de dígitos y la coma fraccionaria está siempre en el mismo lugar
- La dif. e/ la representación en el papel y en la PC, es que no se grafica coma alguna, se supone q: está en un lugar dado
- Rango dif e/ nº > y <
- Resolución e/ 2 nº consecutivos → Viene dada por el nº significativo

Error de pto fijo: El máx error cometido en una representación puede considerarse como la mitad de la diferencia (resolución) e/ 2 nº consecutivos

±S. B ±E → Exponente
Mantisa — Base implícita

5,01 — 5,015 — 5,02

$5,01 \le n^o < 5,015$ se representa × 5,01
$5,015 < n^o \le 5,02$ se representa < 5,02

- En cualquiera de los 2 casos el Error Absoluto máx resulta ser
  EA máx: 5,015 − 5,01: 0,005 o (5,02 − 5,01)/2: 0,005

Nº en pto flotante: - En pto fijo un rango de N + y negativos centrado en 0.
Sgnificando un nº c/ componente fraccionario, en este formato de pto fijo tmb. puede representarse nº.
Limitaciones: nº muy grandes y muy pequeños
Permite tener un rango de nº muy pequeños o grandes y ser representados con pocos dígitos.
No es necesario almacenarlo. Exponente

- 9% 000 000 000 000: 9×10^{15}
  Mantisa

$\pm M \times B^{\pm E}$

Scanned with CamScanner

github.com/ssofiaavila

• M y E representados en: BSS, BCS, Ca2, Ca1, Exceso
exponente, mantisa

Supongamos el sg formato de pto flotante

Mantisa { BSS, 4 bits, entera } Exponente { BSS, 4 bits, entera }

Máximo: 1111 × 2^{1111} — Rango: 15×2^{15}
Mínimo 0 — Resolución extremo sup. $[0, \ldots, 15 \times 2^{15}] [0, \ldots, 49150]$
" inf. $R = (1-0) \times 2^0 = 1$
$R = (15-14) \times 2^{13} = 1 \times 2^{13}$

• Mantisa y exponente en Ca2

Mantisa { Ca2, 4 bits, entero } Exponente { Ca2, 4 bits, Entero }

Máximo = 0111 × 2^{0111} = $+7 \times 2^{+7}$
Mínimo = 1000 × 2^{0111} = $-8 \times 2^{+7}$
Rango = $[-8 \times 2^{+7} \ldots +7 \times 2^{+7}]$
Resolución en el extremo superior $R = 7-6 \times 2^7 = 1 \times 2^7$
" en el origen = $R = (1 \times 2^{-8} - 0) = 1 \times 2^{-8}$

• Mantisa fraccionaria todos los bits son fraccionarios

Mantisa { BCS, 23 bits, fraccionario, 1 bit signo } Exponente { Ca2, 8 bits, 7L }

* Resolver siempre *

• Máximo positivo 0,111...111 × $2^{01111111}$ = $+(1-2^{-23}) \cdot 2^{127}$

• Mínimo + (≠0) 0 0,000...001 × $2^{10000000}$ = $+(2^{-23}) \cdot 2^{-128}$

• Máximo negativo (≠0) 1 0,000...001 × $2^{10000000}$ = $-(2^{-23}) \cdot 2^{-128}$

• Mínimo negativo 1 0,111...111 × $2^{01111111}$ = $-(2^{-23}) \cdot 2^{127}$

Formato final: Signo (0:1) | exponente (8:9) | Mantisa (31)
Mínimo negativo 1 01111111 111 111 111 111 111 111 111

Normalización: $40 \cdot 10^0 = 4 \times 10^1 = 0{,}4 \times 10^2 = 400 \times 10^{-1}$
• Existen ∞ valores de mantisa y exponente p/ representar un mismo nº
$\pm 0{,}1bbb \ldots b \times 2^{\pm k}$ → c/el obj. de tener un único par de valores de mantisa y exponente p/ un número, se introduce la normalización → solo p/ fraccionarios

• C/el obj. anterior, la mantisa fraccionaria se define como
$0{,}ddddd$ d es un dígito binario q/ vale 0 o 1

Ejemplo

Mantisa { BCS, 23 bits, Fraccionario, 1 bit signo, Normalizada } Exponente { Exceso, 8 bits, Entero }

• Máx. + 0 0,111...111 × $2^{11111111}$ = $+(1-2^{-23}) \cdot 2^{+127}$
• Mín. + 0 0,100...000 × $2^{00000000}$ = $+(0{,}5) \cdot 2^{-128}$
• Máx. negativo 1 0,100000 × $2^{00000000}$ = $-(0{,}5) \cdot 2^{-128}$
• Mín. − 1 0,111...111 × $2^{11111111}$ = $-(1-2^{-23}) \cdot 2^{+127}$

Rango $[-(1-2^{-23}) \cdot 2^{127}, -(0{,}5) \cdot 2^{-128}] [+(0{,}5) \cdot 2^{-128}, +(1-2^{-23}) \cdot 2^{127}]$

Scanned with CamScanner

github.com/ssofiaavila


Bit implícito: Si no lo almacena: puedo ordenar un bit en la mantisa.
El bit no almacenado se lo cuenta como bit implícito

1,xxxxxxx , 1 ∞ 000


$-(1-2^{-24})\,2^{127}$ $-0,5\,2^{-126}$ $0,5\,2^{-126}$ $(1-2^{-24})\,2^{127}$

Sin c/bit implícito

Ejemplo:




0





$-(1-2^{-24}).2^{128}$ $-0,5\,2^{-126}$ $0,5.2^{-126}$ $(1-2^{-24})\,2^{127}$

c/bit implícito









* Dif. e/ cada mantisa es el bit - significativo = bit - significativo $\cdot 2^{-n}$ exponente menor
* Resolución extremo inferior = bit - s° $\cdot 2^{\text{exponente + grande}}$

¿Cómo se escribe un N° en pto. flotante normalizado?

1- Se escribe el n° en el sist. p/ la mantisa
2- Se desplaza la coma y se cuenta el exponente
3- Se convierte al exponente al sist. p/el

$-13,5$

1- $1\;1101,1000\ldots0 = 1\;1101,1000\ldots0 \times 2^0$

2- $1\;0,1101100\ldots0 \times 2^4$

3- 4 en Ca2: 00000100

en exceso: 10000100 sin

1,10000100,10110000... 00 Implícito

1,10000100,10110000... 00 con Bit implícito

Error absoluto: EA máximo ≤ resolución /2 — Muestra la precisión
Error relativo: EA / número a representar → % de error en un n°
Ej: balanza precisión / basculero
> valor < error
< valor > % error ej: 0,5 c/ 1 g²
1 g ± 0,5 = EA
Error inferior: EA / 0,5 = 1

convenció - ambos usuarios de acuerdo p/ una representación
Elige una norma

Estándar IEEE 754 Mantisa fraccionaria normalizada, c/ coma después del primer bit
Exponente: representado en exceso $2^{n-1}-1$

	Simple 32 bits	Doble precisión 64 bits
Bits en signo	1	1
en exponente	8	11
En fracción	23	52
Total	32	64
Exponente en exceso	127	1023
Rango en exponente	-126 - +127	-1023 +1023
Rango de n°	2^{-126} a $\sim 2^{128}$	2^{-1022} a 2^{1023}

Cantidad de bits p/ cada exponente: 1 | 8 | 23 — Simple; 1 | 11 | 32 — doble

3F800000 = 0 011 1111 1000 0000 0000 0000 0000
0 111 1111 = 127 en exceso 127 es 0
$1,0 \times 2^0 = 1$

C0066666 = 1100 0000 0110 0110 0110 0110 0110
10000000 = 128 en exceso 127 = 1
$-1,05 \times 2^1 = -2,1$

Scanned with CamScanner

github.com/ssofiaavila

Casos especiales

1. Exponente: 255 o 2047. M/0 => NaN "Not a number"
2. Exp. 255/2047. M:0 => ∞
3. Exp: 0 M/0 => cero
4. Exp. 0 Mant≠0 => Denormalizado: nº + pequeño del q' queda representar
   • ± 0, mantisa = $s \cdot p\ 2^{-126}$ c/ mantisa 0,

Operaciones aritméticas en pto flotante:

1º debo igualar los exponentes → Hacer corrimientos p/ exponente en común

- Suma y resta — Cuando los exponentes son =, sería fácil sumar y sino o cero M. El rdo es $\pm M \cdot 2^{A}$ exponente común.

Multiplicar y división: · Sumar y restar exponentes.
· Multiplicar y dividir mantisas s/ signo
· Normalizar
· Redondear
· Todos los rdos intermedios deben dejarse lo + tbd p/ almacenarse.

$X = x_s \cdot B^{x_s} \cdot x$
$y = y_s \cdot B^{y_s}$

$x + y = (x_s \cdot B^{x-y} + y_s) \cdot B^{y_s}$
$x - y = (x_s - B^{x-y} \cdot y) \times B^{y_s}$
} $x_E \leq y_E$

$x \cdot y = (x_s \times y_s) \times B^{x_s + y_s}$

$\frac{x}{y} = \left(\frac{x_s}{y_s}\right) \cdot B^{x_s - y_s}$

Conjunto de puertas lógicas conectadas cuya salida es f* en el instante t en base a los valores de las E de ese instante
↓ la salida de la E viene dada por el valor de los retardos de puertas

Clase 4: circuitos lógicos combinacionales y secuenciales:


- Responden a valores lógicos en E.
- Si cambia la E, cambia S
- Los val. anteriores de las E, no influyen los v. de S.
- Se representa mediante tabla de verdad, ecuac booleana o circuito.

I. o a diff de la primera fase

- Circuito multiplexor de 8E/canales: tiene muchas E y una sola S.
  P/ seleccionar E, tiene 3 líneas de selección o selector de datos.
  ↳ Ej.: televisor, selecciona c/ varias E p/ 1 sola salida.
  · Internet: compartimos el canal de banda. Simultáneamente usamos el mismo IP y se distribuye p/ los dispositivos.
  · Existe tmb multiplexor en tiempo.

ALU: hace operaciones.
Si se hace + y −, puedo hacer el resto de op.

Respuesta temporal: lo q' tardan en responder los componentes.



· El retardo de compuerta es Δt


Tiene en cta el retardo de compuerta.
P/ crear una señal q' sea un pulso de para otras q' sincronizan o son un reloj p/ otros circuitos.

Scanned with CamScanner

github.com/ssofiaavila


•PC: almacena y procesa
Se necesitan circuitos capaces de registrar su estado anterior.
→ surgen los **circuitos secuenciales**
• Dependen de su E anterior y E interna del circuito
• S depende de E
↳ Son los q tienen la capacidad de almacenar valores lógicos

¿Como se almacena un valor lógico?




• La S es lo mismo que E
• En mayor circuito combinacional una S transporta info. a una E
• La puerta lógica M = M+P.

Ejemplo



P=0 y M=0 → M = M+P = 0+0=0
P=1 → M = M+P = 1+1 = 1
P=0 → M = M+P = 1+0 = 1

FLIP-FLOP (SR) asincrónico ✓ (tipo son biestables) → 2 S complementarias



SR	Q_{n+1}
0 0	Q_n
0 1	0
1 0	1
1 1	Prohibido.

n: instante actual, pero n+1 = próximo al actual

- S. Set: poner a 1
- R: Reset: a 0.
- Q y $\bar{Q}$ complementarias

↓
pq Q y $\bar{Q}$ = 1

Los secuenciales se pueden clasificar en:
Asincrónicos: el cambio de la S, ocurre al cambio de la E + S anterior.
Sincrónicos: la S no cambia en el momento, sino cambian a partir de una señal de reloj.



Reloj: "señal especial"
- Temporiza eventos del sist.

T largo: frecuencia baja
T corto: frecuencia alta.
} ciclo de reloj

Ciclo de reloj: q' % del periodo la onda está alta o baja.

FLIP FLOP D:
↳ S R = $\bar{D}$

FLIP FLOP JK:
↓ J_0 ↓ J_1 = 0.

FLIP FLOP T: Q cambia de 0 a 1 o 1 a 0 en cada pulso de la E de T

Recordando un bit: p/ recordar un bit en el registro hago q' use un Flip Flop D

Selección y operaciones:
↓
identifica una celda.

Contador módulo 8 = 3 FLIP FLOP ✓. contador módulo 8.

Scanned with CamScanner

github.com/ssofiaavila

Circuito combinacional
Entrada → C. combinacional → Salida

Circuito secuencial
Entrada → Circuito combinacional → Salida
Memorias

Bloque q. sensa 2 valores

Flip flop RS → set (fija) → pone a 1
reset (limpia) → pone a 0


AND

S	R	Q	Q'
Ajusta 1	0	1	0
Memoriza 1	1	Memoriza, vuelve al E y sale	
Limpia 0	1	0	1
Memoriza 1	1	0	1 → E anterior antes de cp
0	0	Indefinible	

OR

S	R	Q	Q'
Set 0	1	1	0
Memoria 0	0	Val	anterior
Resetea 1	0		
Memoriza 0	0		
Ajusta 1	1	Indefinible	

Flip flop con reloj → Pulso del reloj.
Pulso bajo = 0.
Pulso alto = 1



① Funcione el flip-flop depende del reloj.

OR

Q	S	R	Q'
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	Indeterminado
1	0	0	1
1	0	1	0
1	1	0	
1	1	1	ind.

FLIP FLOP D → Dato de entrada




Q	D	Q(t+1)
0	0	0
0	1	1
1	0	0
1	1	1

FLIP FLOP JK → Reset



Q	J	K	Q(t+1)
Memoriza 0	0	0	0
Fijo 0	0	1	0
Limpia 0	1	0	1
Complemento 0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

FLIP FLOP T → Toggle lo contrario



Q	T	Q(t+1)	
0	0	0	
0	1	1	0 → memoriza
1	0	1	1 → complemento
1	1	0	

Scanned with CamScanner

github.com/ssofiaavila

Informax automática

Ciencia. tratamiento [Manual / Automático] > Informax

Ciencia < Físicas / Reales > Computadoras

Software – Hardware
Lógico equivalentes

Computadora es una maquina (sin inteligencia propia), digital (opera en el modo digital). Secuencial (es controlada x señales). Estado numérico y lógico (puede modificar D de E), controlada por un programa (permite q la prog maquina opere de manera autonoma) q se almacena en una memoria. Y tiene comunicax c/el mundo exterior.

Arquitectura y organizax

Arquitectura → atributos visibles al programador Ej: instrucciones, nº bits usados p/ datos, mecanismos E/S, técnicas de direccionamiento.
¿Que me ofrece?

Organizax → como son implementados esos atributos Ej: señales de control, interfaces, tipo de memoria.

- Toda la familia Intel x86 comparte la misma arquitectura basica
- Ej. IBM System/370 comparte la arq. basica.


→ • Brinda compatibilidad de codigo
• Surgen nuevas p/ mejorar limites del procesador anterior
• La arq. difiere c/ versiones.

Estructura y fx

Estructura → modo en el cual se interconectan los componentes e/ sí.
Fun → operax de los componentes individuales como parte de la estructura.

- Procesamiento de D
- Almacenamiento de D e instrucciones en una memoria
- Movimiento de D
- Control

Visión funcional de una computadora



Operación de lectura, recupera de Internet o disco 1 → 2 → 3

3 → 2 → 4


3 → 4 → 1

NOTA

Scanned with CamScanner


github.com/ssofiaavila

Estructura - Nivel superior




1- Manipular / transformar de datos y control
2- Almacenamiento de instrucciones y datos
3- Mover datos desde y hacia el exterior
Unidas por un sistema de interconexión

Estructura - La CPU



1- Hace cálculos (Sin saber de datos)
2- Almacenamientos de rápido acceso
3- Toma decisiones p/ ejecutar programas
Une los elem del CPU

Estructura - Unidad de control




1- Toman info de instrucciones los cables q se deben hacer
2- Instrucciones del programador se envían por la lógica de secuenc.
p/ fx de la PC

1° generación ENIAC = electronic numerical integrator and computer.
Surge como necesidad en la guerra p/ elaborar tablas de trayectoria p/ proyectiles
De 1943 y se finaliza en 1946
- Decimal
- 20 registros de 10 dígitos
- Se programaba manual mediante llaves
- 17468 tubos al vacío. Válvulas ON/OFF como llaves
- 5000 sumas/s, 300 palabras/s

Modelo conceptual q muestra como funcionan los comp.

Modelo de Von Neumann diseñó un estándar p/ los PC.

RAM o ROM - Div en posiciones
Almacena datos y programa




Aspectos característicos de la máquina Von Neumann:
- Uso sist. binario
  Simplifica la implementación de fx
  Disminuye % de fallos
- Instrucciones y D residen en memoria
  Ejecuc del programa secuencial
  Velocidad
- Memoria direccionable x localidad sin importar el dato almacen

Scanned with CamScanner


github.com/ssofiaavila

Concepto de programa antes



• Programas en hardware: cuando queremos cambiar las tareas debemos cambiar el hardware

Ahora



• Programas de software: en c/ paso se ejecuta alguna operación sobre los datos

• Que tiene que hacer paso a paso

- P/ c/ paso se necesita un nuevo conjunto de señales de control
- Las instrucciones proporcionan esas señales de control
- Aparece el nuevo concepto de programa → cambia [illegible] p/ c/ caso
- No hay q. cambiar hardware

¿Qué es un programa?: Secuencia de pasos.
- Se hace operación aritmética/lógica x cada paso
- <> señales de control se necesitan p/ c/operación.
- La UC será info de c/ instrucción.

IAS: Institute of Advanced study
- Memoria c/ 4096 palabras de 40 bits
- Nº C²
- 2 inst de 20 bits
- Set de registros
  - " buffer de memoria (MBR)
  - " direcciones de memoria (MAR) Dirección de memoria
  - Instrucción y buffer de instrucción
  - controlador de programa (Program counter) PC
  - acumulador y multiplicador/cociente AC MQ

Contiene los 8 bits de código de operación de la [illegible] instrucción
Dirección de la próxima pareja de instrucciones
Almacenan operandos y resultados temporales de la ALU

UNIVAC I: Universal Automatic computer
- 1º PC comercial
- 1º en usar un compilador p/ traducir idioma de programa a máquina
- Decimal c/ 12 dígitos x palabra
- Principal avance: • Sist. de cintas magnéticas q. se leían hacia atrás o adelante
  • procedimiento de comprobar de errores
- Memoria de líneas de retardo de mercurio y tenía o válvula de vacío

IBM
- Equipos de procesamiento c/ faj periodos.
- 1953: 701 → 1º PC c/ programas almacenados de IBM
  Aplicaciones científicas
- 1955: 702 → aplicaciones de gestión
- 1º serie de computadoras 700/7000

Scanned with CamScanner

github.com/ssofiaavila

2ª generación: transistores
- Cambian las válvulas al vacío
- " pequeños y baratos
- menos calor
- Dispositivos de E silido

3ª generación: circuitos integrados
- Integración a pequeña escala
  + de 100 componentes en un chip
- " a media escala
  100-3000 componentes
- " gran escala
  3000 - 100000 componentes
- " a muy gran escala
  100000 - 100 millones de componentes

Serie IBM 600
- Instrucciones similar
- E/S similares
- > velocidad
- Nº ∄ de E/S puertos
- > memoria
- > precio

DEC PDP-8
- 1º minicomputador
- No necesitaba aire acondicionado
- App incrustadas y OEM
- Estructura de bus

A lo por de los computadoras, se fue desarrollando la fabricación de memorias

Memoria Semiconductora
- 1970
- 1ª memoria c/256 bits
- Capacidad duplicada x año.
- Lectura no destructiva


Microprocesadores: Intel
1971 4004 - 1º microprocesador de 4 bits
- Todo lo del CPU en un solo chip

1974 - 8080 1º procesador de uso genérico

Interconexión de un sist de cómputo
Constituido por 3 subsistemas
- CPU
- Memoria
- E/S

Los componentes deben comunicarse e/ sí

El concepto de buses tiene conexiones independientes y da rápido comunicación



- Conexiones independientes e/ <> dispositivos
- Conexión mediante un medio compartido.

Bus:
- Camino de comunicación q' conecta 1 o + dispositivos (canal: "bloctred". Requiere posicionamiento.


Bus serie: 1 bit por vez + ancho el bus = + info q' viaja

Bus paralelo: conjunto en serie
- Transporta datos
- No hay diferencia e/ dato o instrucción
- El ancho es un valor determinado de las prestaciones
- 8, 16, 32, 64 bits

Scanned with CamScanner

github.com/ssofiaavila

Interconexión a través de un bus:



Direcciones
- Si el bus es compartido por <> elementos, estos deben tener identidades <>: direcciones
- La dirección de memoria identifica una celda de memoria en la q almacena info
- La lectura y escritura se plantean respecto de la CPU

Bus de direcciones
- Identifica el origen/destino de los datos
  La CPU necesita leer una instrucción de dato ubicado
- El ancho de bus determina la máxima capacidad de memoria del sistema
  (Con un bus de ... puede ... de memoria de ...)
- Ej: 8080 tiene bus de 16 bits donde un espacio de direcciones de 64K ≠ ...

El tamaño de datos celda viene dado x el bus de datos

Bus de control
- Info de control y temporizado
  - Señales de escritura/lectura de memoria o E/S
  - Señales de selección o habilitación
  - Señales de reloj (clock)
  - Señales de pedido o interrupción


Componentes del hardware dedicados a c/fx

E/ · Teclado · Mouse · Joystick


S/ · Monitor · Impresora

· Procesamiento - CPU - Memoria


Almacenamiento · Memoria · Discos (rígidos, disketes) · Cintas, CD, DVD



· La instrucción se almacena temporalmente en un registro llamado IR
El bloque control puede "leer" IR, así saber q hacer, donde están los operandos y donde grabar rdo.



· Toda CPU tiene registros internos q pueden ser referenciados x el programador como fuente o destino
· Como si" fueran memoria pero + rápidos
Lugar de almacenamiento temporario



· La CPU debe interactuar con memoria mediante registros especiales
MAR = Reg de dirección de memoria
MBR = " dato de memoria
R. conectados a los buses

· Tiene + de un R p/ almacenar direcc. p/ + flexibilidad

Scanned with CamScanner

github.com/ssofiaavila

Clase 6 Ciclo de instrucción → sigue la ejecux de programas


Instrucciones almacenadas en la memoria q' produce D de S

El procesamiento de instrucciones se divide en 2 etapas
- Búsqueda: lee desde memoria
  Comun a todas las instrux
- Ejecux: depende de la instrucción puede implicar varias instrucciones

La CPU procesa las instrucciones
- Debe hacerlas desde una por vez
- Debe cumplir c/ejecux ordenado

Ciclo de instrucción: procesamiento p/ 1 solo instrucción
- Ciclo de búsqueda
- Ciclo de ejecux

Ejecux interrumpida en caso de apagado o errors.




CICLO DE BÚSQUEDA y EJECUX
1. Al principio de cada ciclo, la CPU busca una instrucción en memoria
2. En la CPU hay un registro, llamado PC, q' tiene la direx de la próxima instrucción a buscar
3. La CPU, desp de buscar c/ instrucción, incrementa el valor de PC p/ buscar la sig instrux en secuencia
4. La instrucción buscada se carga dentro de un registro de la CPU llamado registro de instrucción (IR)
5. La instrucción está en la forma de un código binario q' especifica las acciones q' tomará la CPU
6. La CPU interpreta cada instrucción y lleva a cabo las acciones requeridas

DIFERENTES CLASES DE INSTRUCCIONES
- Escritura / Lectura
  - CPU - MEMORIA: Datos q' pueden transferirse e/ memoria y CPU
  - CPU - E/S: datos que pueden transferirse e/ CPU y E/S
- Procesamiento de datos: CPU efectúa operaciones aritméticas/lógicas en datos
- Control: alterar la secuencia de ejecux de instrucciones

EJEMPLO
- Cargar en el registro D el contenido de la posix de memoria 940_{16}
- Sumar el contenido de la posix de memoria 941_{16} al registro D y guardar rltdo en D
- Almacenar el valor del registro D en la posix 941_{16}

Consideremos q' c/posix de memoria almacena 16 bits. Los 1° 4 bits indican la ejecux a realizar, los sig 12 bits es la direx
- 0001: 1 → cargar D desde la memoria
- 0010: 2 → almacenar D en memoria
- 0101: 5 → sumar D c/un dato de memoria

DIAGRAMA DE ESTADOS



Scanned with CamScanner

github.com/ssofiaavila

•Los E en la parte superior implican un intercambio e/ CPU y la memoria
•Los E de la parte inferior implican solo op. internas en la CPU

LENGUAJE ASSEMBLY

No resulta reconfortante pensar y escribir programas como una secuencia de nº, sino que es natural verlos como una secuencia de instrucciones. P/ ello se define un lenguaje q es un mapeo de esos codigos comprensibles x un humano. A esos lenguajes se lo denomina assembly o lenguaje de ensamble. El programa q entendera esos codigos se llama assembler

Clase 7 → formatos de instrucción y modos de direccionamiento.

•Elementos de una instrucción de maquina

cpad /-Código de operx (Especifica la operx a realizar, es un codigo binario)
-Referencia del operando fuente, establece donde se encuentra el operando.
La operx puede involucrar 1 o + operandos fuentes (o de E)
-Referencia del operando ittdo: establece donde almacenar el ittdo
-Referencia de la sig. instrucción: le dice al CPU donde buscar la sig. instrucción disp. de la operx de la instrucción anterior. En la mayoría de los casos se obtiene a continuación de la instrucción actual

•Los operandos fuentes y ittdo pueden estar en: memoria, registro CPU o disp de E/S.

•Representación de instrucciones:
Dentro de la computadora cada instrucción esta representada mediante una secuencia de bits, que se divide en campos en correspondencia a los elementos que la componen.
Este esquema se conoce como formato de la instrucción
Es difícil p/ el programador tratar c/ representaciones binarias, por lo tanto se usa una representación simbólica
Los codigos de operx se representan x medio de abreviaturas, llamadas mnemónicos q' indican la operx.

•los operandos tmb pueden representarse simbólicamente
Ej: mov, reg1, memoY
Instrucción que copia el valor contenido en la posix de memoria llamada memoY, a un registro denominado reg1

Código de operx | Referencia al operando | Ref. al operando

Ej x := x+y → alto nivel lenguaje •Una instrucción de 1 nivel requiere varias instrucciones de máquina. Expresa operaciones en forma concisa usando variables

•El lenguaje de máquina expresa las op básicas usando mov. de datos y registros.
•Un lenguaje de alto nivel debe convertirse a un leng. de maquina
•Un conjunto de máquina instrucciones de máquina debe ser capaz de expresar cualquier instrucción de 1 nivel

•Categorías de las instrucciones
•Procesamiento de datos → operaciones aritmeticas y lógicas
•Almacenamiento de D → transferencia dentro del sistema
•Instrucciones E/S → transf de D e/ PC y mecanismos externos
•Control

Número de direcciones varia s/ la maquina
•2 direcciones p/ los operandos, una p/ almacenar el ittdo, y otra la próxima instrucción
Add | DirOp1 | DirOp2 | Dir Próx Ins
Maquina de 4 direcciones
•Mucho campos > espacio y + largo

Scanned with CamScanner

github.com/ssofiaavila

Máquina de 3 direcciones Add , DirRes , DirOp1 , DirOp2
- Direx pals inst. almacenado en CPU en el PC
- Inst lógica

Máquina 2 direcciones Add , DirOp1 , DirOp2 , Mem temporal
- La Op1 se mueve a reg. temporal
- Dirección donde guarda resultado.

Máquina 1 dirección Add , DirOp1
- Reg especial en CPU (acumulador)
- Instrucciones p/ cargar y descargar inst. acumulador
- Un operando y result en lugar predefinido
- Inst reales

Ejemplo a = (b+c)*d - e

3 direcciones
```
add a, b, c
mul a, a, d
sub a, a, e
```

2 direcciones
```
mov a, b
add a, c
mul a, d
sub a, e
```

1 dirección
```
load b
add c
mul d
sub e
store a
```

Diseño del conjunto de instrucciones
- Medio q' tiene el HW programador p/ controlar CPU

Tener en cta
- Tipos de operandos (val y cantidad)
- Tipo de datos (reales)
- Formato de instrucciones: longitud, nº direcciones, tamaño campo
- Registros: cant q' se pueden referenciar
- Direccionamiento: forma de especificar la dirección de un operando/instrucción

Tipos de operaciones
- Transferencia mov/load/store
- Add, sub, inc, dec, mul
- And, or, xor, not
- Conversión
- E/S: in, out
- Transferencia de control salto/bifurcación
- Control del sist usados x SO

Tipos de datos
- Direcciones
- Nº: ent, p fij/flotante
- Caracteres ASCII, BCD
- Datos lógicos

Modo de direccionamiento: Se usa gran cant de bits p/ especificar origen. P/simplificar eso, se usa el modo de direccionamiento.
- Inmediato
- Directo
- X registro
- Indirecto x memoria
- Indirecto x registro
- X desplazamiento
- Del stack
- s/ procesador.

1º método: si un operando no o usar varias veces, puede colocarse en un registro (acceso + rapido/-bits)

2º ": especifica 1 o + operandos en forma implícita. Ej: reg2 = reg2+fuente, combinado modo disminuyen bits en la instrucción, puede no conocerse dirección hasta ejecutar programa, manejo eficiente de D.

Scanned with CamScanner

github.com/ssofiaavila

MDD Inmediato — Operando
- El operando se obtiene automáticamente de la memoria al mismo tiempo que la instrucción.
- No requiere una referencia extra a memoria de datos.
- Se usa p/definir constantes y p/inicializar variables
- Tamaño de operando limitado x el tamaño del campo de direccionamiento
- Apoyo de nº mayores (no que no sabemos a que obedece)

MDD Directo — Dirección / Operando (Memoria)
- Proporciona dirección de memoria
- Espacio limitado de dirección x cant. de bits del campo.
- Uso: variable globales: dirección conocida al compilar.

MDD por registro — Direc / Operando (Registro (CPU))
- = al directo
- Uso - bits
- Pocos registros y NO preciado.

MDD indirecto por memoria — Direc1 / Direc2 / Operando (Memoria)
- c/una direc de - bits en la instrux.
- se apunta a una direc de + bits
- x espacio de almacenamiento
- Multiples accesos a memoria

MDD indirecto por registro — Registro / Dirección (Registro CPU) / Operando (Memoria)
- - bits p/ un registro que p/ pasar de memoria
Se llama apuntador

MDD x desplazamiento — R, A / Dirección (Reg. CPU) / Operando (Memoria)
- Combina directo e indirecto
3 modos de direccionamiento.

- Relativo: registro referenciado = PC, la dirección de la inst se suma al campo de direc p/ producir direc. efectiva. El campo de direc se trata como nº C2
- Registro base: el registro referenciado contiene una dirección de memoria y el campo de direc tiene un desplazamiento

Indexado: - se direcciona la memoria c/un registro + un desplazamiento
-- que el anterior para se intercambian papeles del registro y desplazamiento.
- Proporciona un mecanismo eficiente p/realizar que iterativos.
- Se usa un registro llamado índice (se incrementa o decrementa c/instrux)

MDD del stack
- Ámbito local de localidades de memoria. Lista donde el último en entrar es el último en salir. Zona de memoria reservada
Asociado c/ la pila o stack. hay un registro apuntador.

Pila: gestionan las llamadas y retornos de procedimientos, y pueden contemplarse como una forma alternativa de direccionar memoria c/0 direcciones. Conjunto de posiciones last-in-first-out.
Nº de elem varia. Siempre se opera c/la cabecera de la pila
El procesador se determina x las instrucciones que ejecuta, llamado instrucciones de maquina.
Al conjunto de instrucciones <> que puede ejecutar el procesador se llama repertorio de instrucciones del procesador

Puntero: direc hope de la pila. El puntero decrementa o incrementa c/ si se añade o elimina un elemento
Base: contiene la direc base del bloque reservado p/la pila. Si se intenta un pop c/la pila vacía, ocurre un error.
Límite de pila: direc del otro extremo del bloque reservado. Si se intenta un push c/el bloque lleno, da error.

Scanned with CamScanner

github.com/ssofiaavila

Clase 8: Organización de registros e instrucciones

Organización de registros
- Visibles al usuario: usados x el programador
  - Permiten minimizar referencias a memoria principal (pocos o ninguno)
  - Hay ortogonalidad cuando cualquier operación puede ser realizada sobre cualquier registro
- R de control y estado: usados p/ la UC p/ controlar la op de la CPU (no son visibles p/el programador).
  - No hay separación definida.

R visibles al usuario <> tipos
(Son referenciados x lenguaje de máquina)
- Propósito gral: el usuario pone lo que quiere → puede contener operandos
- Datos: solo se pueden cargar datos
- Dirección: " direcciones
- Código de condix: " c d c. (banderas)
  - Bits fijados por el resultado del procesador

*Puede haber restricciones en los registros p/el usuario. Ej: p/o flotante/fijo etc.
*Se pueden usar p/direccionamientos Ej: ...
*Los registros de direc pueden ser asignados p/un modo
*Si todos los registros se usan p/propósito gral, puede afectar al tamaño de las instrucciones

N° de registros
- > n° reg., + bits p/ especificar en la instrucción
- Afecta al tamaño de la instrucción
- pocos reg = + referencias a memoria
- E/ 8 y 32 registros (viejo). + no hay gran mejora, > tamaño de inst.

Longitud de los registros
- De direc: ser capaz de almacenar dirección + grande
- De datos: habilitados p/ almacenar la mayoría de tipos de D
- Algunas máquinas permiten 2 reg. contiguos utilizados como un solo reg p/almacenar val. de doble longitud

Bits de condix
- Bits establecidos como efecto de operaciones
- Gral no alterados x el programador, no de forma directa.

3) Puede haber R controlando p/ E/S de la MEU e interrupciones
datos y MBR y R. vinculados

R de control y estado (no visibles): Empleados p/ controlar la op de la CPU

Reg usados p/ transfer datos y/o addr y memoria:
- Hay 4 esenciales
  - PC contador de programa (dirección instrucción a ejecutar)
  - IR registro de instrucciones (guarda instrucción a ejecutar)
  - Interfaz c/ MAR reg de D de memoria (dirección de la palabra de datos o instrucciones)
  - procesador y buses MBR reg de buffer de memoria c/ bus de datos
    - Contiene palabra de D a escribir en memoria o palabra leída recientemente

Estos 4 reg se emplean p/ mov datos e/ el CPU y memoria.

Organización de registros CPU PII Intel

	CS			
1) PC (apunta la dirección de la sig instrucción a ejecutar)	SS Segmentos	AH	AL	EAx
	DS Direct de otras	BH	BL	EBx
	FS el código	CH	CL	ECx
	GS	DH	DL	EDx
		De uso gral		

2) IR (contiene la instrucción a ejecutar) 32 bits — EIP — PC y banderas
el código de op y operandos se intercambian — EFLAGS
datos e dirección necesarios MAR y MBR. MAR conecta c/ bus de direcciones. MBR bus de datos

- Ax: acumulador, es el principal en op aritméticas.
- Bx: puntero base (dir base)
- Cx: contador, interviene en instrucciones de ciclo.
- Dx: datos, participa en multiplix y división.

(Reg de propósito gral)


Reg de control:
- SI y DI: apuntadores q/ usan las instr q/ recorren arreglos o tablas.
- BP y SP: punteros base / punteros de pila Apuntan a zonas determinadas
- F: extensión de R de 32 bits.

NOTA

Scanned with CamScanner

github.com/ssofiaavila

Organización registros CPU Motorola 68000



- 8 reg de 32 bits de datos
- 9 reg de direcciones
  - 2 stacks, 1 p/ usuario, 1 p/ S.O

Instrucciones - Intel
- Forma: instrucción destino, fuente. Destino y fuente son 2 operandos donde c/u de ellos está especificado a alguno de los modos vistos, el otro operando es un reg de la CPU
- Llamado: mem: especifica a una dirección de memoria
  reg: reg de la CPU
  inm: dato inmediato

El operando se referencia usando un modo de direccionamiento
- Instrucción mem, reg
- " reg, reg
- " mem, inm
- Inst. reg, mem
- " reg, inm

- El nombre destino y fuente proviene del hecho q si hay un mov de datos, es desde la der. (fuente) hacia la izquierda (destino)

En una suma hay 2 operandos y el rdo se almacena en el lugar del operando izquierdo (destino)

No tiene direccionamiento a memoria

Instrucciones - Intel 8086
- ADD Ax, Bx → Ax = Ax+Bx
- ADD AL, AH → AL = AL+AH
- MOV AL, CH → AL = CH
- SUB Ax, Bx → Ax = Ax-Bx

- Direccionamiento por registro

reg 16 bits
- ADD AX, 35AFh → Ax = Ax + 35AFh (se representa en hexadecimal)
- ADD AL, 15 → AL = AL + 15

- MOV AL, 3Fh → AL = 3Fh (8 bits)
- SUB Ax, 1234h → Ax = Ax - 1234h

- Direccionamiento inmediato

contenido de la celda
- ADD Ax, [35AFh] → Ax = Ax + contenido direcc 35AFh y 35B0h
- ADD AL, DATO → AL = AL + contenido variable DATO (8 bits)
- MOV CH, NUM1 → CH = contenido variable NUM1 (8 bits)

- Direccionamiento directo

Direc + baja - significativa
16 bits
- ADD Ax, [Bx] → Ax = Ax + dato almacenado en dirección contenido en Bx y lo q sigue → p/ completar 16 bits
- MOV [Bx], AL → dato en la dirección contenida en Bx = AL

- Direccionamiento por registro (indirecto)

2 direc → 1 c/u
- MOV CX, [Bx+SI] → Cx = dato almacenado en la direc Bx+SI y lo sig.

Escritura
- MOV [Bx+DI], AL → Dato almacenado en Bx+DI = AL

- Direccionamiento base + índice

contenido 2 celdas
- MOV AL, [Bx+2] → AL = dato almacenado en dir Bx+2
- MOV [Bx+2Ah], Ax → dato almacenado en dir Bx+2Ah y lo q sigue = Ax (16 bits)

- Direccionamiento relativo por registro

- MOV AL, [Bx+SI+2] → AL = dato almacenado en la dir Bx+SI+2
- MOV [Bx+SI+2Ah], Ax = dato al " y lo q sigue = Ax (16 bits)

- Direccionamiento relativo base + índice

NOTA

Scanned with CamScanner

github.com/ssofiaavila

Formatos de instrucción - criterios de diseño · Instrucciones cortas o largas dependiendo de
· Nº bits/seg → ancho de banda de memoria de datos
· Velocidad procesador/velocidad memoria
· Instrucciones + cortas "parece + rápido" el procesador
· Suficientes bits p/ expresar todos los op deseados
· La exp demuestra dejar bits libres p/ el futuro.
· Cant de bits de datos

· La memoria puede requerir ... de ... si
Ejemplo p/ MSx88 el procesador puede ejecutar + rápido q c q
... en cpto a ... p/ solucionarlo se ...

· Editar prueba.asm - Usar editor de texto
· Ensamblar prueba.asm - Usar Asmde (prueba.o ^ prueba.lst)
· Enlazar prueba.o - Usar link88 → Prueba.eje
· Usar MSx88 → carga prueba.eje y ejecutar

Dir	código máquina	línea	cód. leng ensamble
2000	BB 00 30	1	org 2000H
2003	8B 07	2	MOV BX, 3007H
2005	8A 47 02 00	3	MOV AX, [BX]
2009	8B 0F	4	ADD AX, CX
200B	03 C1	5	PUSH AX
200D	50	6	POP DX
200E	5A	7	HLT
200F	F4	8	
		9	
		10	
		11	org 3000H
3000	55 33 44 22	12	db 55h, 33h, 44h, 22h
		13	end


Símbolos
nombre: tipo: valor.

ORG 2000H	
MOV BX, 3000H	
MOV AX, [BX]	
ADD BX, [02H]	
MOV CX, [BX]	
ADD AX, CX	
PUSH AX	
POP DX	
HLT → detener	
org 3000h	
db 55h, 33h, 44h, 25h	
END	

Clase 9 → Subsistemas de memoria / Org mem. ppal.

Memoria: vel. procesador: duplica c/18 meses las inst. ejecutadas /seg.
memoria: cuadruplica tamaño c/36 meses.
Esto genera desequilibrio el procesador y memoria. P/ equiparar esta brecha, se usan <> tipos de memorias desde rápida ^ cara (registros) y lenta ^ barata (discos).
Su interior se aprovecha p/ un comportamiento equivalente al de una memoria, única, rápida y grande. (lo cual sería considerada ideal).

Jerarquía de memorias: forma en q se organizan los <> tipos de memoria



↑ + cara, + pequeña, + rápida y > frecuencia de acceso
↓ Lenta pero barata.
· P/esta brecha tmb se usa el caché

Tipo	Tiempo	Tamaño
Registros	1n	1MB
Caché	5-20ns	1MB
Mem. ppal	60-80 ns	1GB

Memoria del computador:
· Jerarquía <>
· Fundamentos físicos <>
· Localizar <>
} Se reúnen p/ lo capaz de almacenamiento tiempo de acceso reducido.

Características
Duración de la info:
· Volátil: RAM
· No volátil: Discos, cintas.
· Permanentes: ROM, EPROM

Modo de direccionamiento.
· Acceso x palabra: mem ppal.
· " x Bloque: discos, caché

Velocidad
· Memoria semicond:
Tiempo acceso tiempo p/ inicio de op hasta obtener D
ciclo: tiempo mínimo d/ instrucciones
$t_{ciclo} > t_{acceso}$

· Memoria magnética
· acceso: pasos, cabezal, bloque
V. transferencia: Bytes/seg

Scanned with CamScanner

github.com/ssofiaavila

Métodos de acceso
- Aleatorio: tiempo p/ acceder a una locac. dada es independiente de la secuencia de accesos anteriores y es constante. Ej: mem. ppal.
- Secuencial: acceso en secuencia lineal específica.
- Directo: los bloques y registros tienen una dirección q se basa en la locac. física.
- Asociativa: memoria caché

Memoria de acceso aleatorio

RAM (Random Access Memory): Aleatorio significa q se puede acceder a cualquier celda de memoria en el mismo tiempo, independiente de la posic en la estructura de memoria.
- SRAM: memoria estática basada en flip flops.
- DRAM: dinámica basada en transistores (capacitores) (celda q almacena 0 como carga eléctrica)


ROM: mismo tipo de acceso.

DRAM: almacena + info q SRAM en la misma superficie. Pequeña, barata, lenta. Hoy q refrescarla. p/ memo v ppal. Se inclina x tendencia natural a descargarse

SRAM: + rápido, usada como caché

Organizac el elem básico de una memoria de semiconductor es la celda de memoria.
Todas las celdas de memoria de semiconductor comparten 3 propiedades:
- Biestable: representa 1 y 0.
- Se puede escribir en ellas al menos 1 vez
- Se pueden leer p/ conocer el E.

C/ celda tiene 3 terminales p/ llevar una ufa señal eléctrica
- Selec: selecciona una celda de memoria
- Control:
- E/Lectura de D



Escritura de D

Lectura de D

Organizac de la memoria.
- Una memoria de 1 bit la implementamos c/ flip flops y "armamos" reg. escritos de n bits c/ ff.
- P/ construir memorias "+ grandes" se requiere una org. <>, en la cual sea posible direccionar palabras individuales

Organizac del chip
- C/ chip contiene un arreglo de celdas de memoria
- En las memorias de semiconductor se han empleado 2 enfoques 2D y 2+1/2D

Organizac 2D
- El arreglo está organizado en 2^w palabras de B bits c/u. C/ líneas horizontal (una de 2^w) se conecta a c/ posic de memoria, selec un renglón.
- Las líneas verticales conectan c/ bit a los S.
- El decodificador q está en el chip. tiene 2^w salidas p/ w E. (bits del bus de direcciones).

Organizac 2+1/2D
- El arreglo es "cuadrado" y funciona = q 2D
- Los bits de una misma palabra están dispersos en <> chips.
- La direc se divide en 2 partes. 1 selec de renglón y una selec de columnas. Hay 2 decodificadores.

Comparac
- En 2D todos los bits están en el mismo chip.
- En 2 1/2D los bits de una misma palabra estarán en <> chips.
- 2D es lento. N° grande de palabras de pocos bits. C/ línea de selec de palabra tiene q tener un manejador y conectarse al decod. ocupan mucha superficie
- 2D dificulta el uso eficaz de los circuitos correctores de error. El 2+1/2D al estar los bits dispersos en <> chips hay < probabilidad de error

Scanned with CamScanner

github.com/ssofiaavila

- En 2+5D los flip y rotaciones reducen la complejidad de los decodificadores

Problemas 1) C/ modulo cubre el espacio de direccionamiento requerido, pero solo cubre una parte de la palabra.
Solu: varios modulos en paralelo.

2) La longitud de la palabra es la deseada, pero los módulos no tienen la capac. deseada
Solu: cubrir un rango de direc c/ modulos de memoria "en serie"
El modulo estaría en direc <>

Nuevas tecno RAM
- La DRAM es la misma desde los 1° chips de RAM
- Enhanced DRAM ⌶ Contiene pequeñas SRAM
  La SRAM guarda la ultima linea leida (como una cache)
- Cache DRAM ⌶ Contiene una SRAM + grande
  Se usa la SRAM como cache o como buffer serial
- Synchronous DRAM (SDRAM) p/ compensar la lentitud de DRAM
  Actual en DIMMs. Acceso sincronizado c/ reloj externo. Se presenta una direc a la RAM. RAM encuentra D (y CPU espera la DRAM).
  SDRAM mueve D otra vez en tiempo del relg.
  CPU puede hacer otra cosa mientras espera.
  Burst: permite al SDRAM trabajar en bloques.

Cap 4: memoria interna

4 = derecha

Práctica 5 - Lenguaje Assembly

Procesador: · Interpreta 1 y 0
· Resuelve op elementales como suma, resta...
· Capac acotada p/el tamaño de D

Usuario: · Difícil ingresar el código binario p/ c/ instrucc
Requiere resolver op complejas.
Usa D de tamaño variable y grande.

Lenguaje assembly · Propone símbolos cercanos al lenguaje "máquina" Mediante mnemónicos.
· Implementa E de control → Op. lógicas + saltos cond. cumple s/ FLAGS.
Trata D de x tamaño a → Modos de direccionamiento
una palabra c/ <> técnicas
Instrucciones: cadenas binarias q' dicen q' hacer (c/ arq tiene sus inst.)
c/ inst <> representación binaria (muchas inst.: códigos + largos)
c/ modo de direccionamiento → + modos = códigos de inst + largos.
tmb. es una instr <>

Sx 88 → p/la practica · 4 registros de 16 bits AX, BX, CX, DX
A su vez pueden dividirse en 8 bits: AH, AL, BH, BL, etc.
· Tamaño de inst variable (multiplos de 8 bits)
de palabra de 16 bits
Bus de D de 8 bits de ancho (2 ciclos p/ recuperar una palabra)
Direc de 16 bits (2^{16}: 64 m. direcciones + 1 byte: 64 kB de memoria)
· Modos de direccionamiento: Inmediato - Directo (registro) - Directo (memoria) - Ind. x reg

Tener en cta: · Línea ENTER al final del archivo si o si
· Nombre de archivo máximo 8 caracteres.

Scanned with CamScanner

github.com/ssofiaavila

Estructura de un programa · 1° instrucciones buscadas en direc predeterminada (2000 h)
Las D. se ubican a partir de la dire. 3000h
Otro indica a partir de q direc. se ubican las sig. inst. y declarac
· Las D e inst. pueden estar en cualquier posic, siempre q' lleguemos en 2000h la 1° inst. del programa

Flags · 8 banderas en total
· Solo: operando y op. aritmeticas y op. lógicas de la ALU
El resto de op no afectan a los flags
· CMP altera los flags tras restar los operandos pero no almacena el rdo de ninguno de ellos.
Serán importantes el Z, S, O, C.
(S → signo)

Transferencia de control Sig. inst. alteran el flujo normal del programa modificando el reg. IP s/ ↔ condiciones

Instruc	Cond.	Opuesto
JZ	F Z=true	JNZ
JS	F S.ng=true	JNS
JO	F overflow=true	JNO
JC	Flag carry=true	JNC
JMP	Incondicional	No aplica

CPU sx86. Tiene su propio ensamblador ASMx86.
P/arrancar el programa, teclea Msx86 <CR>

Instrucciones
· Inst transf de D: MOV
· aritmeticas-lógicas: Inst. aritméticas ADD, ADC, SUB, SBB
Lógicas AND, OR, XOR, NEG, NOT
· comparac. CMP
· incremento / decremento. INC, DEC.
· cambio de flujo de programa Salto condicional: JZ, JNZ, JS, JNS, JC, JNC, JO, JNO
Salto incondicional JMP
llamadas a subrutinas CALL, RET

· " manejo de pila PUSH, POP, PUSHF, POPF.
· " gestión de las interrupciones: INT, IRET, STI, CLI
· " de control NOP, HLT
· E/S: IN, OUT

W: indica tamaño de operandos W=0 → 8 bits DB → 1 byte (8 bits)
W=1 → 16 bits. DW → word → 16 bits.

ID = direc de la próxima inst. a ejecutar
SP = direc del tope de la pila.

Instrucciones de salto.
JZ salto si el flag Z=1 JNZ salto si Z=0; → cero
JS " S=1 JNS " S=0; → signo
JC " C=1 JNC " C=0; → carry
JO " O=1 JNO " O=0; → overflow
JMP "direccion" ; salto siempre

Selec if then else

```
IF AL=4 then
begin
  BL=1;
  CL=CL+1;
end
```

```
CMP AL,4
JZ then
JMP Else
```

```
then: Mov BL,1
      INC CL
      JMP Fin_IF
Else: Mov BL,2
      DEC CL
Fin_IF: HLT
```

Scanned with CamScanner